

(19)



JAPANESE PATENT OFFICE

p. 4

PATENT ABSTRACTS OF JAPAN

(11) Publication number: **09037074 A**(43) Date of publication of application: **07.02.97**

(51) Int. Cl.

H04N 1/403
G06T 5/00
H04N 1/21

(21) Application number: **07186970**(71) Applicant: **NEC CORP**(22) Date of filing: **24.07.95**(72) Inventor: **KUBO SHINYA**(54) **BINARY PICTURE PROCESSOR**


(57) Abstract:

PROBLEM TO BE SOLVED: To efficiently removing only moire components without deteriorating the resolution of a character by excluding averaging processing concerning an area judged to be character components and executing averaging processing for only an area judged to be moire components.

SOLUTION: A digital multilevel picture signal temporarily stored in a line memory 15 is outputted by $2n+1$ picture elements at a time from the leading picture element of one line by a bit selection circuit 14. A deciding circuit 17 compares an absolute value given difference by a differential circuit 16 and a threshold value T_h outputted from a threshold value storage circuit 18 to output the output signal from the bit selection circuit 14 is outputted to an arithmetic circuit 19 as it is when the absolute value is smaller than this threshold value T_h and to prevent the output signal from passing to the arithmetic circuit 19 when the absolute value is judged to be larger than the threshold value T_h , namely to be character components. The arithmetic circuit 19 takes an average of the output signal and the signal selectively inputted from the deciding circuit 17 to convert the output signal to a

smoothed signal and outputs it. Only the area judged to be moire components is given average processing like this.

COPYRIGHT: (C)1997,JPO



(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平9-37074

(43) 公開日 平成9年(1997)2月7日

(51) Int.Cl. ⁶	識別記号	庁内整理番号	F I	技術表示箇所
H 0 4 N 1/403			H 0 4 N 1/40	1 0 3 A
G 0 6 T 5/00			1/21	
H 0 4 N 1/21			G 0 6 F 15/68	3 2 0 Z
				3 5 0

審査請求 有 請求項の数 3 O L (全 7 頁)

(21) 出願番号 特願平7-186970

(22) 出願日 平成7年(1995)7月24日

(71) 出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72) 発明者 久保 眞也

東京都港区芝五丁目7番1号 日本電気株式会社内


(74) 代理人 弁理士 松浦 兼行

(54) 【発明の名称】 2値化画像処理装置

(57) 【要約】

【課題】 文字と網点写真が混在している画像の2値化処理において、周辺画素信号との差分量から得られる画像の周期性とのパターンマッチングからモアレ模様を判定する従来方法は、大容量のメモリと複雑な演算回路を必要とするため、小型または低価格の装置への応用が難しい。

【解決手段】 ビット選択回路14は、ラインメモリ15の1ラインの先頭画素から順番に2n+1画素ずつ出力する。演算回路19により2n+1画素ずつ平均化処理を行いながら平滑化してモアレ成分を除去する処理の中で、差分回路16からの差分の絶対値と閾値Thとの比較を判定回路17で行い、閾値Thよりも大きい、すなわち文字成分と判断される領域の参照画素については演算回路19に供給しないで平均化処理から除外し、閾値Th以下のモアレ成分と判断される領域の参照画素についてののみ演算回路19へ入力して平均化処理を行う。



【特許請求の範囲】

【請求項1】 イメージセンサにより得られた画像信号をA/D変換器でデジタル画像信号に変換して出力する入力処理回路と、少なくとも入力されたデジタル画像信号の2値化処理して2値化画像を出力する出力処理回路とを含む2値化画像処理装置において、前記入力処理回路の出力デジタル画像信号を1ライン分毎に記憶する記憶手段と、

この記憶手段からの出力信号に対し先頭から $2n+1$ 画素(n : 特定の自然数)ずつ選択して出力するビット選択手段と、

前記イメージセンサの主走査方向第 i 番目($1 \leq i \leq N$, N : 総画素数)の注目画素の出力信号について、前後 n 画素の参照画素 j ($i-n \leq j \leq i+n$)の出力信号を前記ビット選択手段から選択し、これら前後二つの画像データに対応する2画素間の差分の絶対値を算出する差分回路と、

あらかじめ特定の閾値を記憶する閾値記憶手段と、

前記差分回路から出力された差分の絶対値と前記閾値記憶手段から出力される閾値とを比較し、前記差分の絶対値が前記閾値よりも小さいときには前記参照画素 j を出力し、前記差分の絶対値が前記閾値以上のときには、前記参照画素 j を出力しない判定回路と、

前記判定回路から出力された出力信号の平均値を算出して出力する演算回路とからなるモアレ除去回路を有し、前記演算回路の出力信号を前記出力処理回路へ前記デジタル画像信号として出力することを特徴とする2値化画像処理装置。

【請求項2】 前記ビット選択手段が選択する画素数 $2n+1$ 及び前記閾値記憶手段により記憶されている閾値のそれぞれが互いに異なる複数の前記モアレ除去回路が、前記入力処理回路と前記出力処理回路の間に直列に接続されていることを特徴とする請求項1記載の2値化画像処理装置。

【請求項3】 前記差分回路は、前記第 i 番目の注目画素の出力信号が第1番目から第 $n+1$ 番目までのときには、第1番目から第 $2n+1$ 番目までの画素のうち注目画素を除く計 $2n$ 個の画素の出力信号を前記参照画素出力信号として選択して差分の絶対値を算出し、前記第 i 番目の注目画素の出力信号が第 $N-n$ 番目から第 N 番目までのときには、第 $N-2n$ 番目から第 N 番目までの画素のうち注目画素を除く計 $2n$ 個の画素の出力信号を前記参照画素出力信号として選択して差分の絶対値を算出することを特徴とする請求項1又は2記載の2値化画像処理装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】 本発明は2値化画像処理装置に係り、特に画像情報の読取りおよび記憶をする読取記憶装置に用いられる2値化画像処理装置に関する。

【0002】

【従来の技術】 ファクシミリ等の通信機器や文書画像データベース入力装置等においては、文書画像等を読み出す画像読取装置が用いられている。この画像読取装置には、例えば文書画像などを2値化して、いわゆる2値化画像信号を得る2値化画像処理装置がある。

【0003】 図4は、従来の2値化画像処理装置の一例のブロック図を示す。同図において、2値化画像処理装置100では、まずイメージセンサ101で文書画像等の検出をしてアナログ画像信号を出力する。シェーディング補正回路102は、イメージセンサ101から入力されたアナログ画像信号に対して、イメージセンサ101の主走査方向歪(シェーディング)の補正を行った後、A/D変換器103に供給して、デジタル画像信号に変換させる。

【0004】 γ 補正回路104は、A/D変換器103から出力された多値画像信号であるデジタル画像信号の階調(濃淡)の補正を行った後、2値化回路105に供給する。これにより、2値化回路105から2値化された画像信号が出力される。なお、2値化回路105の処理内容としては、文字画像等について特定の閾値により白黒を判定する単純2値化処理、写真画像等の中間調階調性を再現するためのディザ処理、および誤差拡散処理などの処理がこれまで採用されており、これらの何れの処理を行うかは原稿の種類により適宜、切り替えて使用していた。

【0005】 以上に説明した2値化画像処理装置を適用した例としては、例えば特開平4-100484号公報などがある。このものは、網点写真による印刷原稿などをスキャナ等の読取り装置により読取り、その読み取った読取り画像から2値化処理をして2値化画像を出力している。

【0006】

【発明が解決しようとする課題】 しかしながら、従来の2値化画像処理装置では、網点写真画像の2値化を行った場合、網点写真の周期性とイメージセンサの画素ピッチの周期性(標本化周波数)との干渉により、モアレが発生する。

【0007】 この網点画像のモアレは、低域フィルタあるいは平均化回路等の平滑化回路により除去することは可能であるが、その場合は文字と網点写真が混在している画像において文字領域の再現性が劣化するという問題が発生する。

【0008】 そのため、かかる文字と網点写真が混在している画像の2値化処理において、文字領域の再現性を維持しつつ、網点写真領域のモアレ成分のみを除去する方式が、従来より種々提案されている。これらの提案は、周辺画素信号との差分量から得られる画像の周期性とのパターンマッチングから、画品質を損なうモアレ模様を判定する(特開平4-100484号公報)など、

大容量のメモリと複雑な演算回路を必要とするものが多く、その結果、2値化画像処理装置の規模が大幅に拡大するため、小型または低価格の装置への応用が難しくなるという問題がある。

【0009】本発明は上記の点に鑑みなされたもので、文字、網点写真の混在する画像の2値化処理をする際に、簡単な構成により、文字成分を維持し、かつ網点写真の画品質を損なうモアレを適応的に除去する2値化画像処理装置を提供することを目的とする。

【0010】

【課題を解決するための手段】上記目的を達成するため、本発明はイメージセンサにより得られた画像信号をA/D変換器でデジタル画像信号に変換して出力する入力処理回路と、少なくとも入力されたデジタル画像信号の2値化処理して2値化画像を出力する出力処理回路とを含む2値化画像処理装置において、入力処理回路の出力デジタル画像信号を1ライン分毎に記憶する記憶手段と、この記憶手段からの出力信号に対し先頭から2n+1画素(n:特定の自然数)ずつ選択して出力するビット選択手段と、イメージセンサの主走査方向第i番目(1≤i≤N,N:総画素数)の注目画素の出力信号について、前後n画素の参照画素j(i-n≤j≤i+n)の出力信号を前記ビット選択手段から選択し、これら前後二つの画像データに対応する2画素間の差分の絶対値を算出する差分回路と、あらかじめ特定の閾値を記憶する閾値記憶手段と、差分回路から出力された差分の絶対値と閾値記憶手段から出力される閾値とを比較し、差分の絶対値が前記閾値よりも小さいときには参照画素jを出力し、差分の絶対値が閾値以上のときには、参照画素jを出力しない判定回路と、判定回路から出力された出力信号の平均値を算出して出力する演算回路とからなるモアレ除去回路を有し、演算回路の出力信号を出力処理回路へデジタル画像信号として出力する構成としたものである。

【0011】ここで、本発明の原理を図3を参照して説明する。図3は通常の網点画像の2値化記録画像に発生する画品質を損なうモアレの振幅と周期との関係を示し、縦軸が白出力V_pに対するモアレ成分V_mの振幅の割合V_m/V_pで、横軸がイメージセンサの画素ピッチの周期(標準化周期)T_sに対するモアレ成分の周期T_mの割合を示す。割合T_m/T_sが"1"は、4[L_P/mm]のMTF(Modulation Transfer Function)に相当する。

【0012】一般に画像に重畳されるモアレ成分は、周期が小さいほど振幅が大きくなり、また逆に周期が大きくなるほど振幅が小さくなる傾向がある。これに対して文字画像は、常に振幅が大きく、一般に図3に示すMTF以上になる。

【0013】本発明はかかる文字画像の振幅とモアレ成分の振幅の違いに着目し、n画素、閾値T_hを最適化し

て、モアレ成分のみを選択して平均化処理をすることにより平滑化してモアレ成分を除去する。

【0014】すなわち、本発明では、画像信号に対して2n+1画素ずつ平均化処理を行いながら平滑化してモアレ成分を除去する処理の中で、隣接画素との差分、すなわち画像信号の振幅と閾値T_hとの比較を判定回路で行い、閾値T_hよりも大きい、すなわち文字成分と判断される領域の参照画素については演算回路に供給しないで平均化処理から除外し、閾値T_h以下のモアレ成分と判断される領域の参照画素についてのみ次段の演算回路へ入力して平均化処理を行う。なお、n画素、閾値T_hの値は、イメージセンサの画素密度、MTFおよび網点原稿の画素ピッチから図3に示す各定数を決定し、得られた特性曲線から決定する。本発明の装置および方法によれば、n画素、閾値T_hを最適化することにより、1段の回路でも十分にモアレを除去することができる。

【0015】また、本発明は、ビット選択手段が選択する画素数及び閾値記憶手段により記憶されている閾値のそれぞれが互いに異なる複数のモアレ除去回路を、入力処理回路と出力処理回路の間に直列に接続し、n画素、閾値T_hの組合せを、例えば図3に示すn1画素、閾値T_{h1}、n2画素、閾値T_{h2}、n3画素、閾値T_{h3}とすることにより、より効果的に種々の周期のモアレを除去することも可能となる。

【0016】

【発明の実施の形態】次に、本発明の実施の形態について図面を参照して説明する。図1は、本発明の第1の実施の形態の構成を表すブロック図である。この2値化画像処理装置の実施の形態は、入力画像信号を得る入力処理回路Aと、画品質を損なうモアレ(縞模様)を除去するモアレ除去回路Bと画像信号の出力処理をする出力処理回路Cとから構成されており、図4に示した従来装置に比しモアレ除去回路Bが設けられている点に特徴がある。

【0017】入力処理回路Aは、イメージセンサ11、シェーディング補正回路12およびA/D変換器13からなる。イメージセンサ11は、例えば1次元配列された多数の電荷結合素子(CCD)、あるいは1次元配列された多数の光電変換素子からなる完全密着型イメージセンサなどである。モアレ除去回路Bは、ビット選択回路14、ラインメモリ15、差分回路16、判定回路17、閾値記憶回路18および演算回路19からなる。また、出力処理回路Cはγ補正回路20と2値化回路21とからなる。

【0018】次に、この実施の形態の動作について説明する。従来装置と同様にしてイメージセンサ11により被写体の原稿画像を光電変換して得られた、アナログ画像信号はシェーディング補正回路12に供給され、ここでイメージセンサ11の主走査方向歪(シェーディング)が補正された後、A/D変換器13に供給されてデ

ィジタル多値画像信号に変換される。

【0019】A/D変換器13から取り出されたディジタル多値画像信号は、ビット選択回路14を介して1ライン分の総画素数Nのデータがラインメモリ15に一時格納された後、ビット選択回路14によりラインメモリ15の1ラインの先頭画素から順番に $2n+1$ 画素ずつ出力される。

【0020】ビット選択回路14から出力される $2n+1$ 画素の出力信号について、差分回路16は先ず1画素目の出力信号 V_1 と2画素目から $2n+1$ 画素目までの参照出力信号 V_j ($2 \leq j \leq 2n+1$)と差分の絶対値 $|V_1 - V_j|$ をそれぞれ演算し、その演算結果を判定回路17へ出力する。

【0021】判定回路17は、差分回路16から入力された絶対値 $|V_1 - V_j|$ と閾値記憶回路18から出力される、予め設定された所定の閾値 T_h とを比較し、 $|V_1 - V_j| < T_h$ の判定結果が得られたときには、ビット選択回路14の出力信号 V_j を演算回路19にそのまま出力し、 $|V_1 - V_j| \geq T_h$ の判定結果が得られたときには、ビット選択回路14の出力信号 V_j の演算回路19への通過を阻止する。

【0022】演算回路19は、出力信号 V_1 と判定回路17から選択的に入力された信号 V_j との平均をとり、第1画素目の画像信号 V_1 を平滑化された信号 V_1' に変換して出力する。

【0023】なお、ビット選択回路14では、第1画素目から第 $n+1$ 画素目までの変換画像信号を生成する場合に限り、参照出力信号を第1画素目から第 $2n+1$ 画素目までの出力信号 V_j に固定して出力し、上記と同様の動作により出力信号の変換を行う。

【0024】次に、 $n+2$ 画素目の出力信号の変換を行う際には、ビット選択回路14により、参照出力信号 V_j を主走査方向(ライン方向)に1つつシフトして出力し、 V_{n+2} と前後 n 画素の参照画素の出力信号 V_k ($2 \leq k \leq 2n+2$)との間で同様の操作を行う。

【0025】 $n+2$ 画素目以降、 $N-n$ 画素目までの出力信号 V_i ($n+2 \leq i \leq N-n$)については常に参照出力信号 V_m ($i-n \leq m \leq i+n$)との間で同様の処理を行う。すなわち、 i 番目の注目画素の出力信号 V_i に対して処理を行う場合、ビット選択回路14が主力する参照画素の出力信号は注目画素の前 n 画素と後 n 画素の計 $2n$ 個の参照出力信号 V_m ($i-n \leq m \leq i+n$)となり、 $|V_i - V_m| < T_h$ の条件を満足する V_m を用いて平均化処理を行い、 V_i を平滑化信号 V_i' に変換し、順次出力する。

【0026】最後に $N-n$ 画素目から最終画素 N 画素目までについては、参照画素を $N-2n \sim N$ 画素に固定して $1 \sim n+1$ 画素の処理と同様の操作により、変換を行う。以上に説明した処理により、モアレ除去回路Bでは、1ラインの画像出力信号を平滑化信号に変換するこ

とができる。

【0027】モアレ除去回路Bで変換された後の画像出力信号は、出力処理回路Cの γ 補正回路20に入力され、画像における階調(濃淡)の補正が行われた後、2値化回路21により2値化されて出力される。

【0028】このように、図1の実施の形態では、画像信号に対して $2n+1$ 画素ずつ平均化してモアレ成分を除去する処理を行い、隣接画素との差分、すなわち画像信号の振幅と閾値 T_h との比較を行い、例えば閾値 T_h よりも大きい、すなわち文字成分と判断される領域については平均化処理から除外し、モアレ成分と判断される領域のみ平均化処理が行える。

【0029】これにより、この実施の形態では、特定の値 n 、閾値 T_h を最適化することにより、1段のモアレ除去回路Bでも十分にモアレを除去することができ、また、画像信号に対して平均化処理を行う際に、文字成分と判断される領域のみ平均化処理を行うようにしているため、文字および網点写真が混在する原稿の画像読取信号について、文字の解像度を劣化させることがなく、モアレ成分のみを効率的に除去することが可能になる。

【0030】次に、本発明の第2の実施の形態について説明する。図2は本発明の第2の実施の形態のブロック図で、図1と同一構成部分には同一符号を付し、その説明を省略する。図2はA/D変換器13と γ 補正回路20との間に、3つのモアレ除去回路22~24を直列に接続したものである。このモアレ除去回路22~24は、図1に示したモアレ除去回路Bと同様の構成であるが、前記特定の値 n と、閾値 T_h の値が互いに異なる。

【0031】すなわち、モアレ除去回路22は、前記特定の値 n が n_1 、閾値 T_h の値が T_{h1} に設定され、モアレ除去回路22の出力側のモアレ除去回路23は、前記特定の値 n が n_2 、閾値 T_h の値が T_{h2} に設定され、モアレ除去回路23の出力側のモアレ除去回路24は、前記特定の値 n が n_3 、閾値 T_h の値が T_{h3} に設定されている。これら n_1 、 n_2 、 n_3 、 T_{h1} 、 T_{h2} 及び T_{h3} は図3に示す関係に設定される。これにより、より大きな振幅、空間周波数のモアレを除去することができる。

【0032】この第2の実施の形態においても、モアレ除去回路22~24のそれぞれは画像信号に対して平均化処理を行う際に、文字成分と判断される領域については平均化処理を除外し、モアレ成分と判断される領域のみ平均化処理を行うことにより、文字と網点写真が混在する原稿の画像読取り信号について、文字の解像度を劣化させることなく、モアレ成分のみを効率よく除去することができる。また、回路構成を簡単化および小型化することができる。

【0033】なお、図1及び図2においては、画像情報の読取り時におけるノイズやイメージセンサ11の読取り面の汚れ等により発生する記録画情報の地汚れも除去

することができる。

【0034】なお、本発明は以上の実施の形態に限定されるものではなく、例えば図2に示したモアレ除去回路22～24の配列順序は図2以外の順序でもよく、また直列接続されるモアレ除去回路の数は2あるいは4以上でもよい。

【0035】

【発明の効果】以上説明したように、本発明によれば、画像信号に対して平均化処理を行う際に、文字成分と判断される領域については平均化処理を除外し、モアレ成分と判断される領域のみ平均化処理を行うようにしたため、文字と網点写真が混在する原稿の画像読取り信号について、文字の解像度を劣化させることなく、モアレ成分のみを効率よく除去することができる。

【0036】また、本発明によれば、回路構成を簡単化および小型化することができ、安価な装置を実現することができる。さらに本発明によれば、画像情報の読取り時におけるノイズやイメージセンサの読取り面の汚れ等により発生する記録画情報の地汚れも除去することができる。

【図面の簡単な説明】

【図1】本発明装置の第1の実施の形態のブロック図で

ある。

【図2】本発明装置の第2の実施の形態のブロック図である。

【図3】本発明の作用を説明するための特性図である。

【図4】従来装置の一例を示すブロック図である。

【符号の説明】

A 入力処理回路

B モアレ除去回路

C 出力処理回路

11 イメージセンサ

12 シェーディング補正回路

13 A/D変換器

14 ビット選択回路

15 ラインメモリ

16 差分回路

17 判定回路

18 閾値記憶回路

19 演算回路


20 γ 補正回路

21 2値化回路

22～24 モアレ除去回路


【図3】

一般的な2値化画像信号に重畳するモアレ成分の振幅と周期の関係を示す概略図




【図1】

本発明の第1の実施の形態のブロック図



【図4】

従来の一例のブロック図



【図2】

本発明の第2の実施の形態のブロック図

